超結(jié)結(jié)構(gòu)的功率MOSFET在VDS電壓上升、橫向電場(chǎng)建立產(chǎn)生耗盡層（空間電荷區(qū)）過(guò)程中，N型漂移層兩側(cè)的空間電荷區(qū)邊界會(huì)向中心移動(dòng)，如圖2所示，隨著VDS電壓的升高，兩側(cè)空間電荷區(qū)邊界會(huì)接觸碰到一起，然后向再下繼續(xù)移動(dòng)。

在這個(gè)過(guò)程中，直接影響輸出電容Coss和反向傳輸電容Crss的主要參數(shù)有：漏極和源極、柵極和漏極相對(duì)的面積、形狀、厚度，以及相應(yīng)的空間電荷區(qū)相對(duì)的距離。

（a） VDS電壓非常低

（b） VDS增加到電容突變電壓

（c） VDS處于電容突變電壓區(qū)

（d） VDS達(dá)到最大值

圖2 空間電荷區(qū)建立過(guò)程

VDS電壓低時(shí)，P柱結(jié)構(gòu)周邊的空間電荷區(qū)厚度相對(duì)較小，而且空間電荷區(qū)沿著P柱的截面發(fā)生轉(zhuǎn)折，相對(duì)的有效面積很大，如圖2（a）所示，因此輸出電容Coss和反向傳輸電容Crss的電容值非常大；

VDS電壓提高，空間電荷區(qū)沿著P柱的截面發(fā)生下移，當(dāng)VDS電壓提高到某一個(gè)區(qū)間，兩側(cè)的空間電荷區(qū)相互接觸時(shí)，同時(shí)整體下移，電容的有效面積急劇降低， 同時(shí)空間電荷區(qū)厚度也急劇增加，因此Coss和Crss電容在這個(gè)VDS電壓區(qū)間也隨之發(fā)生相應(yīng)的突變，產(chǎn)生非常強(qiáng)烈的非線性特性，如圖2（b） 和（c）所示；

VDS電壓提高到更高的值，整個(gè)N區(qū)全部耗盡變?yōu)榭臻g電荷區(qū)空間，此時(shí)電容的有效面積降低到非常、非常小的最低時(shí)，如圖2（d）所示，輸出電容Coss也降低到非常、非常小的最低值。

在低電壓時(shí)，相對(duì)于柱結(jié)構(gòu)和單元尺寸，空間電荷區(qū)厚度相對(duì)較小，P柱結(jié)構(gòu)周邊，空間電荷區(qū)發(fā)生轉(zhuǎn)折，導(dǎo)致輸出電容的有效面積變大。

這2種因素導(dǎo)致在低壓時(shí)，Coss的值較大。VDS電壓升高時(shí)，如VDS=20 V，VDS=100 V，從圖3空間電荷區(qū)電場(chǎng)分布仿真圖可以看到，

空間電荷區(qū)的形狀開(kāi)始變化，首先沿著補(bǔ)償?shù)慕Y(jié)構(gòu)經(jīng)過(guò)波浪形的，然后進(jìn)入更低有效面積的水平電容，因此高壓的輸出電容降低到2個(gè)數(shù)量級(jí)以下。

Crss和Coss相似，電容曲線的突變正好發(fā)生在上面二種狀態(tài)過(guò)渡的轉(zhuǎn)變的過(guò)程。

（a） 20 V空間電荷區(qū)電場(chǎng)分布

（b） 100 V空間電荷區(qū)電場(chǎng)分布

圖3 空間電荷區(qū)電場(chǎng)分布

圖4展示了平面和超結(jié)結(jié)構(gòu)高壓功率MOSFET的電容曲線，從圖中的曲線可以的看到，當(dāng)偏置電壓VDS從0變化到高壓時(shí)，輸入電容Ciss沒(méi)有很大的變化， Coss 和 Crss 在低壓的時(shí)候非常大，在高壓時(shí)變得非常小。在20~40 V的區(qū)間，產(chǎn)生急劇、非常大的變化。

圖4 平面和超結(jié)結(jié)構(gòu)高壓功率MOSFET的電容

工藝對(duì)超結(jié)結(jié)構(gòu)的高壓功率MOSFET寄生電容影響

新一代超結(jié)技術(shù)進(jìn)一步降低內(nèi)部每個(gè)晶胞單元尺寸，對(duì)于同樣的導(dǎo)通電阻，降低內(nèi)部晶胞單元尺寸可以降低硅片的尺寸，從而進(jìn)一步硅片的尺寸以及相關(guān)的寄生電容，器件就可以工作在更高頻率，采用更小的封裝尺寸，降低系統(tǒng)的成本。

內(nèi)部的晶胞單元尺寸采用更小的尺寸，在更小的硅片面積實(shí)現(xiàn)以前的技術(shù)相同的或者更低的導(dǎo)通電阻，就必須要求漂移層N區(qū)電流路徑的摻雜濃度更高，內(nèi)部會(huì)產(chǎn)生更高的橫向電場(chǎng)也就是更強(qiáng)烈的電荷平衡特性，保證內(nèi)部空間電荷區(qū)獲得所要求的擊穿電壓；

同時(shí)，內(nèi)部結(jié)構(gòu)中每個(gè)柱狀結(jié)構(gòu)的高度對(duì)寬度的比值增加，上述的這些因素導(dǎo)致新一代技術(shù)的超結(jié)結(jié)構(gòu)的高壓功率MOSFET的Coss和Crss的電容曲線的突變電壓區(qū)將降低到更低的電壓，寄生電容的非線性特性更為劇烈。

不同的工藝，轉(zhuǎn)折點(diǎn)的電壓不一樣，轉(zhuǎn)折點(diǎn)的電壓越低，電容的非線性特性越強(qiáng)烈，對(duì)功率MOSFET的開(kāi)關(guān)特性以及對(duì)系統(tǒng)的EMI影響也越強(qiáng)烈。

采用以前技術(shù)的超結(jié)結(jié)構(gòu)的輸出電容Coss非線性特性的VDS電壓區(qū)間為40-60V，新一代的超結(jié)結(jié)構(gòu)的輸出電容Coss非線性特性的VDS電壓區(qū)間為20~30 V。

電容Crss和電容Coss的下降發(fā)生在更低的電壓區(qū)間，這種效應(yīng)在開(kāi)關(guān)過(guò)程形成更快的開(kāi)關(guān)速度，可以明顯的降低開(kāi)關(guān)損耗。Crss小，減小開(kāi)關(guān)過(guò)程中電流和電壓的交越時(shí)間。

另外，因?yàn)楣β蔒OSFET在關(guān)斷過(guò)程中，儲(chǔ)存在輸出電容Coss能量將會(huì)在每一個(gè)開(kāi)關(guān)周期開(kāi)通的過(guò)程中消耗在溝道中，新一代超結(jié)結(jié)構(gòu)的功率MOSFET在高壓時(shí)輸出電容Coss降低得更低，Coss下降突變發(fā)生在更低的電壓區(qū)，儲(chǔ)存在輸出電容Coss的能量Eoss等于輸出電容對(duì)VDS電壓在工作電壓范圍內(nèi)的積分計(jì)算得到；因此，Eoss能量降低到更低的值，進(jìn)一步的降低硬開(kāi)關(guān)工作過(guò)程中的開(kāi)關(guān)損耗，特別是在輕載的時(shí)候，Eoss產(chǎn)生的開(kāi)關(guān)損耗的作用更加明顯，可以極大提高系統(tǒng)輕載的效率。

然而，Coss和Crss這種效應(yīng)在開(kāi)關(guān)過(guò)程中，VDS電壓經(jīng)過(guò)這個(gè)電壓區(qū)間，將會(huì)產(chǎn)生非常大的du/dt和di/dt，容易在驅(qū)動(dòng)的柵極和漏極產(chǎn)生電壓振蕩，形成過(guò)高的VGS、VDS過(guò)電壓尖峰，同時(shí)對(duì)系統(tǒng)EMI產(chǎn)生影響。
QQ：709211280